TOP DEVICE FOR C	UP CONTOURS	· · · · · · · · · · · · · · · · · · ·
SEMICONDUCTOR DEVICE FOR CHIP -ON-CHIP		
JP2005455		
1990-01-10		
OKADA JOJI		
:: HITACHI LTD		
Requested Patent: JP2005455		
Application Number: JP19880154723 19880624		
Priority Number(s):		
IPC Classification: H01L25/065; H01L25/07; H01L25/18; H01L29/788; H01L29/792		
EC Classification:		
Abstract		
cess by applying the other conductor element or process different from the top a face-down bonding. Order to manufacture an all-hall functions are unified on all-in-one process, an necessary for a different ther elements adhere by a common of a long to the chip of the chip of the chips, and since the on the chip, a process is hip size can be reduced.		
	Abst realize an all-in-one device ess by applying the other PROM element on one conductor element reprocess different from the aby a face-down bonding. In all functions are unified on all-in-one process, an necessary for a different her elements adhere by a 2 formed on chips including e chip 1 with the chip ement as a base by a chipment as a base by a chipment as chips, and since the on the chip, a process is in size can be reduced.	Abstract realize an all-in-one device less by applying the other process different from the to ya face-down bonding. Inder to manufacture an all-in-one process, an inecessary for a different ther elements adhere by a 2 formed on chips including e chip 1 with the chip ement as a base by a chip-in bonding. Thus, satisfactory cted as chips, and since the inthe chip, a process is

<u>TOP</u>

®日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

平2-5455

®Int. Cl.⁵

識別記号

庁内整理番号

@公開 平成2年(1990)1月10日

H 01 L 25/065 25/07 25/18 29/788 29/792

7638-5F H 01 L 25/08 7514-5F 29/78

審査請求

, B

29/78 371 未請求 請求項の数 2

371)数2(全5頁)

公発明の名称 *チップオンチップの半導体装置*

②特 願 昭63-154723

②出 願 昭63(1988)6月24日

@発明者 岡田

譲 二

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

外1名

明細部

1. 発明の名称

チップオンチップの半導体装置

- 2. 特許請求の範囲
 - 1. 半導体案子の形成に際し、異なるウエハブロセスを必要とする一のチップ上に他のチップをチップオンチップで実装してなるオールインワンデバイスを支持体上に搭載し、 固定しールインワンデバイスが、 E*PRUM 案子とは異なったスプロセスを必要とする半導体案子を含む他のチップ上に E*PROM 案子を含む他のチップ上に E*PROM 案子を含む他のチップを、フェイスダウンポンディングにより、かつ、これらチップに形成された突起電低部分を接合させることにより実装してなることを特徴とするチップオンチップの半導体装置。
 - 2. ポリイミド系合成樹脂液のポッティングによりチップオンチップのオールインワンテバイスを固定してなることを特徴とする請求項1配版のチップオンチップの半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、同じウェハにおいて形成しようとする場合には異なるウェハブロセスを必要とし、その結果、工程が長くなり、コストが高くなり、不良も出やすくなる、全ての機能を一つにしたいわゆるオールインデバイスの改良技術に関し、特に、E*PROM架子とこれ以外の繁子とを一つにした機能モジュールのオールインワンを、上配欠点を解消して実現することのできる技術に関する。(従来の技術)

従来のマルチチップモジュールにおける契装方式は、一般に、多数のチップを単一基板に搭載するオンサプスレート方式が採用されているが、これでは、パッケージサイズが大きくなるはかりでなく、ブリント配線またはポンディングにより寄生容量が大きくなりスピードが遅くなるなどの欠点がある。

そのために、同じウェハ上で、全ての機能を一 つにしたオールインワンデバイスを実現しようと することが提案されている。

なか、オールインワンデバイスについて述べた 特許の例としては、特開昭 6 2 - 1 3 6 8 6 5 号 公報があげられる。

〔 発明が解決しよりとする課題〕

しかし、同じウエハ上で全ての機能を一つにしたオールインワンデバイスを実現しようとする場合には、異なるウエハブロセスを必要とし、例えば、イオン注入工程を何回にも分けて行う必要があったりあるいは拡散工程を何回にも分けて行う必要があったりし、特に、マスク工程において、そのマスク数を多く必要とする場合があり、チップサイズも大きくなり、不良も出やすく歩留も低くならざるを得ない。特に、E²PRUM(Electrically Erasible Programmable Read Unly Memory、饱気的に敬き替え可能な統み出し専用記憶素子)素子とこれ以外の例えばRAM(Random Access Memory) 素子などを含むスタンダードセルやーチップマイ

特徴は、本明細符の記述および添付。図面からあき らかになるであろう。

(課頭を解決するための手段)

本願において開示される発明のりち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では全ての機能を一つにしたオールインワンデパイスにおいて、それを、同じウエハ上にオールインワンプロセスにより製造しようとする場合には、異なるウエハブロセスを必要とする、E*PROM素子とについて、後者の素子を含むチップをベースとし、当酸ベーステップ上に、E*PROM素子を含むチップを、フェイスダウンポンディングによるチップオンチップで、それぞれのチップに形成された突起惟極(パンプ)部分により接合するようにした。

また、当該チップオンチップによるオールイン ワンデバイスを支持体上に搭載し、固定するにポ リイミド系合成樹脂液のポッティングにより固定 するようにし、当該固定後にブラスチック封止な コンなどに係るオールインワンデバイスを実現する場合、E*PROMは書き込み時に高単圧を使用する必要のある記憶業子であるために、高耐圧ブロセスとしてのウエル機度分離工程やMNOS構造およびFLOTOX構造作成工程やツエナダイオード作成工程などを要し、そのために、一ウエハ当りのE*PROM作成のためのデバイス領域は僅かに1/4~1/10にしか過ぎないのに、そのためのマスク工程を別に受し、マスク工程を都合5~10回程度余分に必要とする。そのために、不良ばかりを作り込むことにもなりかねない。

本発明は、かかる従来技術の有する欠点を解消して、特に、E²PRUM 案子とこれ以外の案子のごとく、同じウェハ上に半導体案子を形成するとしたら、工程が長くなり、コスト高となり、チップサイズも大となり、また、歩留が低くなるこれら従来技術の欠点を解消したオールインリンデバイスを実現することのできる技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な

どによる封止を行うようにした。

(作用)

(突施例)

次に、本発明の実施例を図面に共づいて説明す

第1 図に示すように、ペースチップ 1 の装面内 側にパンプ 2 を周設する。 一方、E*PROM米子を含むチップ3の袋面 にもパンプ4を周設する。

第1図で矢印で示すように、E²PRUM 案子を含むチップ3を娶返して、ペースチップ1の表面に接合させる。

第2図にE*PRUM架子を含むチップ3の一 物型部断面を示す。

第2図にて、5はデバイス領域、6は絶験膜、7は電域配線、8はパッシペーション膜、9はCr層、10はCu層、11はAu層で、当該Au層11装面には例えばAuや半田よりなるパンプ4が実設されている。

第1 図に示すペースチップ 1 も同様の構成より 破る。

ペースチップ1は、例えばシリコン単結晶基板から成り、周知の技術によってこのチップ内には多数の回路累子が形成され、1つの回路機能が与えられている。回路累子の具体例は、例えばMOSトランジスタから成り、これらの回路累子によって、例えば論理回路およびメモリの回路機能が

バンブ2,4により接続されている。当該チップ オンチップによりオールインワンデバイスが形成 される。

第3図は本発明の実施例を示す要部断面図を示す。ペースチップ1上に上記チップ3を、これらチップに形成されたパンプ2,4を溶融して接合後に、支持体17上に搭載して、例えばポリイミド系合成樹脂液よりなる固定材料18をポッティングして、これらチップ1,3を固定する。

第4図に本発明による半導体装置の全体を、そ の一部を切欠して示す。

上記支持体 1 7 は例えば リードフレームよりなり、当該リードフレーム 1 7 のタブ部上に、上記チップオンチップによるオールインワンデバイスを搭載し、ペースチップ1 の周辺のワイヤボンディング用パット (図示省略)とリードフレーム 1 7 のインナーリードとを例えば A u 線よりなるボンディングワイヤ 1 8 にてワイヤボンディングし、例えばトランスファーモールドにて倒脂封止部 1 9を形成して、對止を行うととを主要工程として、

形成されている。

ベースチップ 1 は、例えば 1 チップマイクロコンピュータよりなり、当該チップ内には、CPU(中央処理装置) ヤメモリ(RAM, HOM) や入出力回路(1/0ポート)などを内破している。

チップオンされる E*PROM 素子を含むチップ 3 も、例えばシリコン単結晶拡板から成り、周知の技術によってこのチップ内には多数の回路 製子が形成され、1つの回路機能が与えられている。回路案子の具体例は、例えばMOSトランジスタから成り、これらの回路案子によって、メモリ(E*PROM)の回路機能が形成されている。

第5 図に、本発明におけるシステムブロック図を示す。

ペースチップ(1チップマイクロコンピュタ) 1 には、CPU12,RAM13,ROM14, I/Oポート15,タイマ16を内収している例 を示す。

このペースチップ1と該ペースチップ1上に搭 概されたE*PHOM 第子を含むチップ3とは、

第4図に示すようなチップオンチップの半導体装 置20を得ることができる。

本発明によればペースチップ(1チップマイクロコンピュータ)1上にE・PROM素子を含むチップ3を、これらチップ1,3に形成されたパンプ2,4を溶融接合させることにより容易にオールインワンデバイスを得ることができ、このでチップオンチップの突装方式によらないで、同じウエハにおいて、これら全ての機能を一つにしたものを製造するには、工程数がかかり過ぎ、コストも高くなり、また、チップサイズも大きのため、できるが、不良も出やすくなるが、本発明によればこれら欠点を解消することができる。

また、配線容積や配線抵抗も低減させることが できる。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

特開平2-5455 (4)

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である樹脂 封止型半導体装置に適用した場合について説明したが、それに限定されるものではなく、気密封止 型半導体装置にも適用することができる。

(発明の効果)

本顔において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明によれば、オールインワンデバイスを容易に実現でき、プロセスが簡略化され、原価の低酸となり、歩留が向上し、配級容量が小さくかり、 チップ面積を小さく済ますことができた。

4. 図面の簡単な説明

第1図は本発明の実施例を示す斜視図、

第2図は本発明の実施例を示す要部断面図、

第3図は本発明の実施例を示す要部断面図、

第4図は本発明の與施例を示す一部切欠斜視図、

第 5 図は本発明の実施例を示すシステムフロック図である。

1 …ベースチップ、2 …パンプ(突起電極部分)、3 … E*P ROM 案子を含むチップ、4 …パンプ、5 …デバイス領域、6 … 純緑膜、7 … 覚極配線、8 …パッシペーション膜、9 … C r 層、10 … C u 層、11 … A u 層、12 … C P U、13 … R A M、14 … R O M、15 … I / O ポート、16 … タイマ、17 … リードフレーム、18 … ポンディングワイヤ、19 … 樹脂封止部、20 … 半導体接機。

代理人 弁理士 小川勝男





